时序逻辑电路中，时钟的上升沿到来以后，输入信号还要保持稳定一段时间，这段时间称为保持时间。（）A:正确 B:错误答案: 正确

点击这里，查看本门网课答案

时序逻辑电路中，时钟的上升沿到来以后，输入信号还要保持稳定一段时间，这段时间称为保持时间。（）A:正确 B:错误 答案: 正确